

Madeo+ : génération de netlists Verilog pour l'eFPGA M2000 Flexeos

- Rapport technique -

Lab-STICC/AS - Université de Bretagne Occidentale
 CNRS UMR 3192
 loic.lagadec@univ-brest.fr

Introduction

Madeo+ est un *front-end* de synthèse recible pour des architectures reconfigurables de différentes natures (grain logique, organisation, modèle de programmation). Il offre un flot direct de synthèse d'une spécification applicative haut-niveau, programmée dans des langages *mainstream*, vers des netlists Verilog pour la cible eFPGA Flexeos.

Les résultats obtenus montrent que les netlists produites par Madeo+ allouent une quantité inférieure de mfc's après optimisation par rapport à une netlist produite par le traducteur EDIF vers Verilog de M2000.

La figure 1 montre le flot de Madeo+ pour la génération des netlists.




Figure 1 : Flot global de l'outil Madeo+.

Madeo+ prend en entrée une spécification de l'application organisée autour de trois parties correspondant à :

1. Spécification des processus de calcul dans une variante de syntaxe C orientée flot de donnée
2. Spécification des schémas d'accès aux mémoires locales en XML
3. Assemblage des différents processus par une description XML

Par exemple, pour la lut3_276 et le signal sig_925 (cf. figure 8).

```

defparam \lut3_280 .equate = 16'b1001011010010110;
mfc_lut \lut3_279 (.I1(sig_922), .I2(sig_167), .I3(1'b0), .I4(1'b0), .S(sig_955));
defparam \lut3_279 .equate = 16'b1001011010010110;
mfc_lut \lut3_278 (.I1(sig_923), .I2(sig_160), .I3(1'b0), .I4(1'b0), .S(sig_956));
defparam \lut3_278 .equate = 16'b1001011010010110;
mfc_lut \lut3_277 (.I1(sig_924), .I2(sig_113), .I3(1'b0), .I4(1'b0), .S(sig_957));
defparam \lut3_277 .equate = 16'b1001011010010110;
mfc_lut \lut3_276 (.I1(sig_925), .I2(sig_83), .I3(1'b0), .I4(1'b0), .S(sig_958));
defparam \lut3_276 .equate = 16'b1001011010010110;
mfc_lut \lut3_275 (.I1(sig_926), .I2(sig_89), .I3(1'b0), .I4(1'b0), .S(sig_959));
defparam \lut3_275 .equate = 16'b1001011010010110;
mfc_lut \lut3_274 (.I1(sig_927), .I2(sig_139), .I3(1'b0), .I4(1'b0), .S(sig_960));
defparam \lut3_274 .equate = 16'b1001011010010110;

```

Figure 8 : Extrait de la netlist g n r e.

Les noms sont saisis par le concepteur (cf. figure 9).




Figure 9 : Recherche d'une LUT ou d'un signal   partir de son nom.

Si les  l ments existent alors des fen tres d'exploration s'ouvrent donnant acc s   l'ensemble des informations concernant les  l ments. Pour une LUT ses entr es/sorties et son  quation logique (cf. figure 10).




Figure 10 : D tails d'une LUT du CDFG bas-niveau.




Figure 13 : Fusion de deux LUT-2 remplacées par une LUT-3.

Évaluations et résultats

Les évaluations se fondent sur les résultats donnés par Madeo+ et les outils M2000 Flexeos pour la génération de netlists Verilog. L'outil M2000 prend comme entrée une netlist au format EDIF et produit un équivalent Verilog prêt pour la synthèse. Madeo+ produit directement la netlist Verilog à partir du CDFG bas-niveau. Nous prenons comme exemple de référence la synthèse d'un incrémenteur 32 bits.

Par défaut il n'est pas possible de contrôler les optimisations appliquées par l'outil M2000, en revanche les optimisations de Madeo+ sont activables ou désactivables individuellement. De ce fait chaque optimisation de Madeo+ peut être comparée au résultat de l'outil M2000.

Les résultats présentés par la figure 15 sont normalisés par rapport au nombre de cellules *mfc* occupés par un incrémenteur 32 bits généré par l'outil M2000 (394 *mfc*s sont alloués incluant les générateurs d'adresse, la fonction de calcul et le harnais mémoire). Les résultats positifs indiquent le nombre de LUTs additionnelles et les résultats négatifs indiquent le gain par rapport à l'incrémenteur de référence.




Figure 14 : Résultats normalisés donnant le gain en nombre de LUTs pour un incrémenteur.

La figure 15 montre l'impact de chaque optimisation sur la netlist. On constate que sans l'application d'optimisations nous obtenons un surplus de 170 *mfc*s par rapport à l'incrémenteur de référence. Cela est principalement dû à l'intanciation séparée des LUTs et des bascules, ce qui a pour conséquence d'augmenter le nombre de ressources utilisées. La fusion des LUTs et des bascules permet de réduire jusqu'à 92% le nombre de *mfc*s supplémentaires du cas sans optimisations et donne un surplus de 3,5% par rapport au résultat de référence. Les suppressions de LUTs NOP et de LUTs mortes ne concernent qu'un nombre restreint de LUTs ce qui limite les gains. En revanche la fusion des LUT-2 permet de réduire jusqu'à 65% le nombre de *mfc*s du cas sans optimisations avec un surplus de 15%. Enfin la

