Modélisation, simulation et synthèse de circuits numériques avec VHDL

Durée     Date Lieu Tarif Nombre de participants Niveau
3 jours du 11 au 13 septembre 2017 ENSTA Bretagne (Brest) 1 370 ¤* de 3 à 12 Base

 *Prix par personne, net de taxe

Objectifs

VHDL et Verilog sont les 2 langages de modélisation, simulation et synthèse de circuits numériques (HDL : hardware description langage). Ils permettent de décrire ces circuits sous les 2 angles différents que sont les structures et les comportements, à plusieurs niveaux d'abstraction (du transistor au système, en passant les niveaux transferts de registres RTL et comportemental). La maîtrise de ces langages est toutefois délicate, notamment du fait de leur complexité syntaxique et de leur typage fort. Par ailleurs, pour la synthèse matérielle, ils forcent l'ingénieur à penser très différemment des approches logicielles classiques. Enfin, ils obligent à recourir à une méthodologie de test stricte.

 

Pré-requis

Connaissances de base en électronique
numérique.

Niveau du stage

Base : a pour objectif l’acquisition de connaissances théoriques et/ou pratiques de base dans le domaine traité.

Pédagogie

La pédagogie retenue s’articule autour de sessions de programmation courtes, autour de thèmes ciblés et progressifs.

 

Documents fournis aux stagiaires

Transparents et résumés de cours.

Dispositif d'évaluation

Evaluation à chaud en fin de formation par les stagiaires. Transmission au client du compte-rendu d’évaluation et des feuilles d’émargement en complément de la facturation. Les attestations de stage sont remises directement aux stagiaires à la fin de la session de formation. Les stagiaires ou le responsable Formation Continue sont susceptibles de recevoir par mail, un « questionnaire de satisfaction à froid » quelques mois après le déroulement de la formation.

Equipements

Salle informatique équipée de PC sous Linux. FPGA Digilent équipés de FPGA Xilinx.

Programme détaillé

  • Rappels de base en électronique numérique
  • Premier contact avec le langage VHDL
  • Simulation versus synthèse. Scripting.
  • Codage de la logique combinatoire. Evitement des cycles causaux.
  • Codage de la logique séquentielle. Bascules et mémoires.
  • Machines d'états finis en VHDL
  • Arithmétique sur silicium avec VHDL
  • Testbenchs robustes.
  • Hiérarchie, librairie et packages
  • Mapping technologique sur cible XILINX

Responsable de la formation et équipe pédagogique

Jean Christophe LE LANN - Enseignant Chercheur, membre du Pôle STIC membre du Lab-STICC CNRS, UMR 6285. Ex ingénieur System-on-chip chez Thomson R&D France. Créateur de la startup Modaë Technologies dédiée à la synthèse de systèmes mixtes logiciel/matériel.

Contact

Cet e-mail est protégé contre les robots collecteurs de mails, votre navigateur doit accepter le Javascript pour le voir ,
Responsable Formation Continue
Tél : 02 98 34 89 74
Fax : 02 98 34 87 90